搜索资源列表
cpu
- 简单的8位CPU设计，并具有5级流水和各冲突检测及相关处理-Simple 8-bit CPU design, and each has five water and conflict detection and related treatment
multi-CPU
- 多时钟CPU设计，spartan 3e板上试验通过，支持部分mips指令，内含示例mips代码及二进制文件-Multiple CPU clock design, spartan 3e board test passed, support some mips instruction, containing sample code and binary files mips
single-CPU
- 单时钟CPU设计，spartan 3e板上试验通过，支持部分mips指令，内含示例mips代码及二进制文件-Single CPU clock design, spartan 3e board test passed, support some mips instruction, containing sample code and binary files mips
88RISC-CPU
- cpu设计能在quartus上运行 用verilog语言-a cpu program use verilog on quartus
CPU
- 简易CPU设计 利用VHDL编写。包含一个可以用于检验的LPM-RAM-DQ-CPU-design VHDL
cpu-design
- 采用VHDL实现的CPU设计代码，工程中包含测试波形。包含CPU设计文档，如指令格式设计和各功能模块说明和指令测试序列，能下载到实验台上直接运行。-CPU design is realized by VHDL Language, the project contains the test waveform. Contains the CPU design documents, such as directives format, instructions for each function mo
cpu
- 基于VHDL的简易CPU设计，可以实现加、减、乘三种运算，模拟CPU的运算过程通过指令实现运算-Simple CPU design based on VHDL, three operation can realize add, subtract, multiply, simulation of the CPU operation process operation was achieved by instruction
CPU
- 我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构，实现了cpu的基本功能如：加减乘除运算，跳转等。此外，里面有一个17位的ROM区，是存储指令的。你可以写出一段17位的指令代码，并放入ROM区，该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0 17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。-I am a 2014 graduate of Fudan
cpu-7-verilog
- 多周期cpu设计asadsdddasd-multi cpu design
8bit-cpu
- VHDL由简单存储器，计数器等搭建最终实现8位的cpu设计-VHDL realization 8 of cpu design
cpu
- CPU设计,本科大作业，主要是CPU的工作原理及与打印机相结合-CPU design
CPU
- 单周期的CPU设计，实现了12条指令,适合正在学习CPU的初学者-the design of signal CPU and achieve 12 instructions.
CPU
- 简单的CPU设计,使用VHDL 和 quartus ii 设计的cpu(a simply cpu design, vhdl quartus ii ,dsg gs h srh rsh rsh srjh srh)
CPU源代码分析Linux移植
- CPU源代码分析与芯片设计及Linux移植,系统底层代码移植的好书籍，有需要的可以参考(CPU source code analysis and chip design and Linux transplantation, the system's underlying code transplant good books, there is a need for reference)
基于ucos_ii的贪食蛇游戏设计
- 基于51单片机ucos系统游戏设计。并且实施显示cpu占用以及内存占用(Game design of UCOS system based on 51 single chip microcomputer. And implementation shows CPU occupancy as well as memory footprint)
前导零CPU
- 在多周期CPU的基础上设计一个前导0检测程序。(A preamble 0 detection program is designed on the basis of multi period CPU.)
CPU
- 设计实现cpu，组成合理计算机系统,从硬件到软件，统统自己动手(Design and implement CPU, make up a reasonable computer system)
CPU接口
- 单片CPU接口设计 端口定义： mbeb：接口类型定义，1为intel模式，0为moto模式 wr_rwb:intel模式下，低电平为写有效；moto模式下，低电平为写有效，高电平为读有效； rd_eb：intel模式下，低电平为读有效；moto模式下，高电平为读允许； a：地址输入，（5:0） d：双向数据总线，（7:0） rd：低电平内部电路读有效 wr：低电平内部电路写有效 add：内部电路读写地址 mbd_in:cpu写入内部寄存器的数据（7:0） mbd_out:
riscCPU
- 实现 八位RISC cpu 含有V文件和 testbents测试文件(Realization of eight bits RISC cpu)
pcpu_li
- 实现了一个基于MIPS的简单16位CPU(realize a simple 16-bit cpu based on MIPS)